


## BÀI TẬP CHƯƠNG 4 - DNC

1. Mô tả việc vận chuyển dữ liệu khi thực hiện của các lệnh sau:

- a. Load R5, (R20)
- b. Store R7, 100(R21)
- c. Add R5, R4, R20
- d. Sub R10, R12, R24
- e. And R6, R2, R15
- f. Or R15, R3, R7
- g. **JMP R31**
- h. **BRA +5 (Lệnh nhảy bỏ 5 lệnh không điều kiện)**
- e. **BGT R4, +2 (Lệnh nhảy bỏ 2 lệnh có điều kiện trong thanh ghi R4)**

2. Cùng 1 CPU, giả sử ta có thể dùng kỹ thuật ống dẫn hoặc không. Nếu không dùng kỹ thuật ống dẫn thì mỗi lệnh được thực hiện trong 1 chu kỳ lệnh  $T_{unpipelined}$ . Nếu thực hiện kỹ thuật ống dẫn có 5 giai đoạn thì mỗi giai đoạn (tính luôn cả thời gian chốt ống dẫn – Pipeline Latch Latency) được thực hiện trong một chu kỳ xung nhịp  $T_{pipelined}$  (hình vẽ)



CPU không dùng kỹ thuật ống dẫn

CPU dùng kỹ thuật ống dẫn

- a) Cho biết chu kỳ xung lệnh  $T_{unpipelined} = 25ns$ . Trường hợp thời gian thực hiện các giai đoạn (Latency) là bằng nhau và thời gian chốt ống dẫn là  $1ns$ . **Tính  $T_{Pipelined}$  và tốc độ xử lý** (Throughput: số lệnh thực hiện trong 1s, đơn vị tính operations/second).
- b) Tương tự như câu a, nhưng dùng kỹ thuật siêu ống dẫn bậc  $n = 10$ . **Tính  $T_{Pipelined}$  và tốc độ xử lý . So sánh tổng thời gian chốt ống dẫn trong 2 trường hợp dùng kỹ thuật ống dẫn 5 giai đoạn và dùng kỹ thuật siêu ống dẫn bậc 10. Nhận xét?**
- c) Tương tự như câu a, nhưng thời gian thực hiện các giai đoạn là khác nhau, cụ thể là **5, 7, 3, 6 và 4 ns** lần lượt cho các giai đoạn. Trong trường hợp này  $T_{Pipelined}$  được chọn tương ứng với thời gian của giai đoạn dài nhất. **Tính  $T_{Pipelined}$  và tốc độ xử lý.**

3. Xét lệnh so sánh COMP R3,R1,R2, trong lệnh này CPU lấy R1-R2 và 4 bit trạng thái được lưu vào R3. Hãy hoàn thành các bit trạng thái S và Z (0 hoặc 1 hoặc x, điền x trong trường hợp không cần xét) trong bảng sau:

| Kết quả của phép so sánh<br>(Điều kiện) | S | Z |
|-----------------------------------------|---|---|
| =                                       |   |   |
| >                                       |   |   |
| >=                                      |   |   |
| <                                       |   |   |
| <=                                      |   |   |

4. Trên một hệ thống với từ dữ liệu 8 bit, giả sử số liệu trên thanh ghi A là N, cho biết kết quả:

- a. Lệnh dịch trái logic 2 bit trên thanh ghi A, với  $N = 25$ . Nhận xét.
- b. Lệnh dịch phải logic 2 bit trên thanh ghi A, với  $N = 25$ . Nhận xét.
- c. Lệnh dịch trái số học 3 bit trên thanh ghi A, với  $N = -15$ . Nhận xét.
- d. Lệnh dịch phải số học 3 bit trên thanh ghi A, với  $N = -17$ . Nhận xét.
- e. Lệnh dịch phải số học 2 bit trên thanh ghi A, với  $N = -15$ . Nhận xét.
- f. Lệnh dịch trái số học 2 bit trên thanh ghi A, với  $N = 16$ . Nhận xét.

5. Kiến trúc RISC dùng thanh ghi R31 để lưu địa chỉ trở về và thanh ghi R30 làm con trỏ ngăn xếp. Xét trường hợp từ chương trình chính gọi thủ tục P1, rồi từ thủ tục P1 gọi thủ tục P2 một lần, sau đó trở về thủ tục P1, rồi trở về chương trình chính. Cho biết lệnh JMPL Ri là lệnh gọi thủ tục có địa chỉ đầu tiên nằm trong Ri, lệnh JMP R31 là lệnh kết thúc thủ tục trở về chương trình gọi thủ tục. Giả sử thủ tục P1 bắt đầu từ địa chỉ ghi trong R1 và thủ tục P2 bắt đầu từ địa chỉ ghi trong R2. Hãy mô tả chương trình thực thi các tác vụ này.